TI(德州儀器|儀表) 日前宣布推出速度可達1.2 GHz 與 1 GHz 的新型 TMS320C6457 數(shù)字信號DSP (處理器)，其更高的性價比將使數(shù)據(jù)密集型信號處理應(yīng)用的開發(fā)人員獲益匪淺。與 TI 目前的單核 DSP 處理器相比，C6457 的性能可提升高達 30%，而成本可降低三分之一。性能的提升得益于存儲器與高速緩存的數(shù)項改進，而體積更小的工藝節(jié)點則降低了成本。上述技術(shù)改進可針對網(wǎng)絡(luò)、影像以及工業(yè)等市場顯著降低系統(tǒng)成本，提高效率與設(shè)計靈活性，充分滿足醫(yī)療影像、雷達、工業(yè)視覺系統(tǒng)以及測試設(shè)備等多種應(yīng)用的需求。

　　·基于 TI 業(yè)界領(lǐng)先 1.2 GHz TMS320C64x+DSP 內(nèi)核的 C6457 可實現(xiàn)高達 9,600(16 位)MMACS 的峰值性能，周期性能可提升 30%。

　　·2 MB 片上 L2 存儲器(緩存達 1 MB)可改進性能，32 位 DDR2 EMIF (667 MHz) 與存儲器的速度得到提升，高速緩存與總線架構(gòu)得到增強，從而能夠為客戶提供高度的靈活性，不但可在設(shè)計方案中添加更多通道，而且還可針對更多應(yīng)用特性預(yù)留充足的性能空間。

　　·Serial RapidIO (SRIO) 與千兆以太網(wǎng) MAC 串行器/解串器 (SERDES) 接口支持高效互連通信，可實現(xiàn)高效的處理器間通信。

　　·針對電信應(yīng)用的片上加速技術(shù)支持兩個 Turbo 解碼協(xié)處理器 (TCP2) 及一個 Viterbi 協(xié)處理器 (VCP2)，可提升通道解碼運算以減輕 DSP 內(nèi)核的處理負(fù)荷，從而在單個處理器上支持更多通道，實現(xiàn)更低的系統(tǒng)成本。

　　·擁有與其它高性能 C64x DSP 的向后代碼兼容性，以便能夠重復(fù)使用原有代碼，從而顯著縮短開發(fā)周期，提高設(shè)計靈活性。

　　價格、供貨

　　采用 23 毫米×23 毫米 BGA 封裝的 TMX320C6457 現(xiàn)已開始提供樣片，目前可通過TI 及其授權(quán)分銷商進行訂購。